Card Test Main

Card Test Main

1. Về tên gọi Card Test Mainboard:

Tên tiếng anh được các trang nước ngoài sử dụng là “POST card”. Theo nghĩa là card hiển thị POST code. Tạm hiểu: khi máy hay mainboard diễn ra quá trình POST thì từng dòng lệnh của POST sẽ có một “mã lệnh” (còn gọi là POST code) và mã này sẽ được “hứng” thông qua “cổng” (còn gọi là PORT) 80H, 84H, 300H và dữ liệu lấy ra (data) sẽ được hiển thị lên qua 2 hoặc 4 LED 7 đoạn.

Cho nên tên gọi POST card được sử dụng rộng rãi nhất. Nếu có như cầu search trên mạng, Dùng từ “POST card” sẽ tìm được rất nhiều thông tin liên quan. Tuy nhiên, nếu chỉ với 2 từ “POST card” thì sẽ không tìm được vì sẽ nhầm với “Bưu thiếp” vì vậy cần thêm các từ sau “Diagnostic Post Card Mainboard” trong đó chỉ thêm có từ Diagnostic (chuẩn đoán) thì mọi chuyện đã khác.

Ngoài ra các tên tiếng Anh của card test còn có: PC Analyzer card, PC Diagnostic Card, Mainboard Test Card, PCI Test Card… các tên này chủ yếu để mọi người tìm thông tin liên quan bằng tiếng Anh. Chứ cụm từ “Card Test Main” mà search thì đa số chỉ ra bài viết bằng tiếng việt “Hướng dẫn sử dụng Card Test Main” của lqv77 của tôi mà thôi.

2. Xuất xứ:

Ở thị trường Việt Nam, loại card thông dụng mà mọi người thấy đó là card của:

GuangZhou QiGuan Electronics

http://www.61131568.com/

Để tham khảo tín năng, tín năng mới, tính năng đặc biệt, các loại card chuyên dùng cho Desktop, Laptop… đều được review đầy đủ. Kể cả những “lỗi” và các phiên bản mới hơn “fix” lỗi phiên bản củ hơn.

Theo trang Web này, một cty khác đã “mô phỏng” lại, nói trắng trợn ra là đã copy lại nguyên bản mà “không hiểu rỏ nguyên lý hoạt động” để mắc một số lỗi cơ bản nhất như không hề sáng một số các LED chức năng (Clock, BIOS…) ngay khi đang cắm vào một mainboard “hoàn toàn bình thường”. Đoạn này để trả lời cho nhiều bạn đã hỏi “tại sao đèn … không sáng khi cắm vào mainboard bình thường”.

3. Nguyên lý hoạt động:

Trong bài viết “Hướng dẫn sử dụng card test mainboard” của tôi đã trình bày “nguyên lý hoạt động” tuy nhiên một điều mà tôi chưa đề cập rỏ trong bài viết trước nhưng tôi đã đề cập đến trong phần 1 tên gọi của bài viết này. Đó là “Card Test Main” sẽ hứng “dữ liệu” ở “cổng” 80H, 84H, 300H. Một số máy Laptop sẽ dùng cổng LPT (tức cổng máy in).

Vậy khi nào thì 80H, khi nào 84H và khi nào thì 300H. Đó chính là vấn đề tại sao một số Card Test Main khi cắm vào một số mainboard thì không “hứng” được “dữ liệu” nào mặc dầu mainboard đang chạy bình thường.

Do Card Test Main đó chỉ “hứng” một “cổng” duy nhất là Port 80H. Theo khuyến cáo của GuangZhou QiGuan Electronicsthì dòng Card mang Serial 0049 sẽ chỉ “hứng” Port 80H. Hình minh họa bên dưới là Card Serial PI49N (tôi đang xài đúng card này) là hoàn toàn không hứng cổng 84H và cổng 300H.

Dể hiểu, nếu một mainboard xuất “POST code” ra cổng 84H thì loại card này sẽ “bó tay”. Khi đó “thợ sửa mainboard” như lqv77 tôi chỉ cần dùng các LED chức năng trên card như RESET, CLOCK, RUN, BIOS… là đủ để sửa mainboard rồi. Dĩ nhiên, muốn tốt hơn tôi khuyên bạn nên trang bị các card mới hơn để dể dàng hơn trong việc sửa mainboard.

Vậy mainboard nào sử dụng POST code là cổng 80H và mainboard nào dùng POST code là cổng 84H. Nếu muốn tham khảo toàn diện hãy download cuốn: “Tài liệu BIOS toàn tập” mà nghiên cứu thêm nhé. Đây là một tài liệu gần 500 trang của tác giả Phil Croucher biên soạn từ nhiều nguồn tại liệu rất có giá trị tham khảo. Trong đó có tổng kết rất nhiều bảng mã POST code, cũng như đề cập đến vấn đề POST 80H và 84H…

4. Port 80H và Port 84H:

Xem một link tham khảo về POST code Port 80H của Intel:

http://www.intel.com/support/motherboards/desktop/sb/CS-025434.htm

Link tham khảo trên nêu rằng, trong quá trình Power-On-Self-Test (tức POST), BIOS sẽ gởi mã POST code ra cổng địa chỉ Port 80H, ý nghĩa của các mã sẽ được lý giải theo từng bảng tra và chỉ “áp dụng” với các mainboard mà Intel liệt kê phía cuối bài viết của họ. Vậy Mainboard Intelchỉ có một số mainboard sử dụng được Card Test Main Serial 0049 mà thôi.

Một tài liệu khác (eztest.com) thì cho rằng các mainboard thường thì dùng Port 80H còn mainboard của Compaq thì dùng Port 80H. Theo một nguồn khác một số đời IBM xài Port 90H, 190H, một số Card EISA xài Port 300H, Port 680H, một số khác như AT&T, Olivetti, NCR và một số AT Clones thì xài port 3BCH, 278H or 378H. Tham khảo có mà điên cái đầu. Nhưng thông dụng nhất vẫn là Port 80H và Port 84H.

Rỏ ràng sự không thống nhất của các nhà sản xuất mainboard đã gây khó dể cho “dân thợ sửa mainboard” như chúng ta. Vậy vấn đề là cần mua một card có thể “tự nhận” được khi nào Port 80H khi nào Port 84H nếu tốt hơn thì mua cả loại có cổng LPT và mini PCI để dùng cho cả máy Laptop (xách tay) lẫn máy Desktop (để bàn).

5. Các loại Card Test Main mới thông minh hơn:

Thế đó, sự không thống nhất của các nhà sản xuất mainboard đã “làm giàu” cho mấy người bán “Card Test Main” vị họ buộc phải “nâng cấp” card lên phiên bản “mới hơn” “thông minh hơn” và người dùng thì phải “mua Card mới”.

Thị trường xuất hiện loại card test main có 4 LED 7 đoạn nhiều người d8a6m đầu vô mua vì cho rằng 4 thì “dữ dằng” hơn 2. Xem hình.

Nhìn rỏ ràng là thấy Pro hơn. Vậy thực sự khác biệt là thế nào? Tôi đã lên Web Site của nhà sản xuất tham khảo và tham khảo tài liệu hướng dẫn sử dụng của dòng card này nhưng tuyệt nhiên không thấy “câu chữ” nào đề “Support port 80h and 84h” có nghĩa là dòng CardSerial 0050 này cũng bó tay với các mainboard xuất POST code ra Port 84H. Vậy 4 LED sử dụng như thế nào? Phải khác hơn loại 2 LED chứ.

Tiếp tục đọc “tài liệu hướng dẫn“: nhà sản xuất này cho rằng đã có sáng kiến mới cho việc “đơn giản hóa” cách đọc các mã hiển thị trên 02 LED 7 đọan. Vì các bạn chưa có kinh nghiệm sẽ không biết thực chất mã đó “ý nghĩa” là gì. Đối với 1 mã POST code, người dùng phải xác định đó là loại BIOS nào (Award, AMI, Phoenix…) rồi dòng BIOS nào mới hay củ… thì sẽ có “bảng tra tương ứng” –> có đến hàng vài chục đến cả trăm bản tra khác nhau. Và mỗi mã sẽ có ý nghĩa khác nhau nếu khác loại BIOS, dòng BIOS…

Muốn biết có bao nhiêu bảng tra POST code thì vào các link sau:

• http://www.postcodemaster.com/
• http://www.61131568.com/En_post.asp

Hai trang tiêu biểu trên liệt kê hàng trăm bảng tra POST code khác nhau.

Như vậy khi một bạn gọi điện thoại hỏi tôi, mã … đó là mã gì ? Cái gì lỗi? Tôi liền hỏi BIOS loại gì ? Bạn lắc đầu thế là tôi cũng bó tay. Và tôi chắc rằng bạn ấy chưa đọc kỹ bài “Hướng dẫn sử dụng Card Test Main” của tôi.

Cho nên nhà sản xuất Card Test Main mới nghĩ ra một cách đọc dùm cho mấy bạn mới vô nghề bằng cách dùng 1 phím chuyển và tự động nhận dạng loại BIOS rồi tự dộng dịch “ý nghĩa” của các POST code ra thành một loại mã mới tạm gọi “Test Card code” và bạn chỉ cần tra 1 bảng duy nhất mà thôi. Bảng tra này nằm trong tài liệu hướng dẫn của nhà sản xuất. Dĩ nhiên, cách hiển thị 2 LED truyền thống vẫn được giữ khi nhấn phím chuyển đưa về dạng bình thường và khi đó Các Card Serial 0050 này không khác các Card Serial 0049 gì cả cũng 1 điểm chung không “hứng” được Port 84H.

Giá tiền Card 0050 “thông minh” này gấp 3 gấp 4 lần dòng Card 0049 mà theo tôi thì chức năng chỉ làm rắc rối thêm mà thôi.

Award Ver. 6.0 BIOS Post Codes

• 01 - Expand the Xgroup codes located in physical memory address 1000:0
• 02 - Reserved
• 03 - Initial Superio_Early_Init switch
• 04 - Reserved
• 05 - Blank out screen; Clear CMOS error flag
• 06 - Reserved
• 07 - Clear 8042 interface; Initialize 8042 self test
• 08 - Test special keyboard controller for Winbond 977 series Super I/O chips; Enable keyboard interface
• 09 - Reserved
• 0A - Disable PS/2 mouse interface (optional); Auto detect ports for keyboard & mouse followed by a port & interface swap (optional); Reset keyboard for Winbond 977 series Super I/O chips
• 0B - Reserved
• 0C - Reserved
• 0D - Reserved
• 0E - Test F000h segment shadow to see whether it is read/write capable or not.  If test fails, keep beeping the speaker
• 0F - Reserved
• 10 - Auto detect flash type to load appropriate flash read/write codes into the run time area in F000 for ESCD & DMI support
• 11 - Reserved
• 12 - Use walking 1's algorithm to check out interface in CMOS circuitry.  Also set real time clock power status and then check for overrride
• 13 - Reserved
• 14 - Program chipset default values into chipset.  Chipset default values are MODBINable by OEM customers
• 15 - Reserved
• 16 - Initial Early_Init_Onboard_Generator switch
• 17 - Reserved
• 18 - Detect CPU information including brand, SMI type (Cyrix or Intel) and CPU level (586 or 686)
• 19 - Reserved
• 1A - Reserved
• 1B - Initial interrupts vector table.   If no special specified, all H/W interrupts are directed to SPURIOUS_INT_HDLR & S/W interrupts to SPURIOUS_soft_HDLR
• 1C - Reserved
• 1D - Initial EARLY_PM_INIT switch
• 1E - Reserved
• 1F - Load keyboard matrix (notebook platform)
• 20 - Reserved
• 21 - HPM initialization (notebook platform)
• 22 - Reserved
• 23 - Check validity of RTC value; Load CMOS settings into BIOS stack.  If CMOS checksum fails, use default value instead; Prepare BIOS resource map for PCI & PnP use.  If ESCD is valid, take into consideration of the ESCD's legacy information; Onboard clock generator initialization.  Disable respective clock resource to empty PCI & DIMM slots; Early PCI initialization - Enumerate PCI bus number, assign memory & I/O resource, search for a valid VGA device & VGA BIOS, and put it into C000:0
• 24 - Reserved
• 25 - Reserved
• 26 - Reserved
• 27 - Initialize INT 09 buffer
• 28 - Reserved
• 29 - Program CPU internal MTRR (P6 & PII) for 0-640K memory address; Initialize the APIC for Pentium class CPU; Program early chipset according to CMOS setup; Measure CPU speed; Invoke video BIOS
• 2A - Reserved
• 2B - Reserved
• 2C - Reserved
• 2D - Initialize multilanguage; Put information on screen display, including Award title, CPU type, CPU speed, etc...
• 2E - Reserved
• 2F - Reserved
• 30 - Reserved
• 31 - Reserved
• 32 - Reserved
• 33 - Reset keyboard except Winbond 977 series Super I/O chips
• 34 - Reserved
• 35 - Reserved
• 36 - Reserved
• 37 - Reserved
• 38 - Reserved
• 39 - Reserved
• 3A - Reserved
• 3B - Reserved
• 3C - Test 8254
• 3D - Reserved
• 3E - Test 8259 interrupt mask bits for channel 1
• 3F - Reserved
• 40 - Test 9259 interrupt mask bits for channel 2
• 41 - Reserved
• 42 - Reserved
• 43 - Test 8259 functionality
• 44 - Reserved
• 45 - Reserved
• 46 - Reserved
• 47 - Initialize EISA slot
• 48 - Reserved
• 49 - Calculate total memory by testing the last double last word of each 64K page; Program writes allocation for AMD K5 CPU
• 4A - Reserved
• 4B - Reserved
• 4C - Reserved
• 4D - Reserved
• 4E - Program MTRR of M1 CPU; initialize L2 cache for P6 class CPU & program cacheable range; Initialize the APIC for P6 class CPU; On MP platform, adjust the cacheable range to smaller one in case the cacheable ranges between each CPU are not identical
• 4F - reserved
• 50 - Initialize USB
• 51 - Reserved
• 52 - Test all memory (clear all extended memory to 0)
• 53 - Reserved
• 54 - Reserved
• 55 - Display number of processors (multi-processor platform)
• 56 - Reserved
• 57 - Display PnP logo; Early ISA PnP initialization and assign CSN to every ISA PnP device
• 58 - Reserved
• 59 - Initialize the combined Trend Anti-Virus code
• 5A - Reserved
• 5B - Show message for entering AWDFLASH.EXE from FDD (optional feature)
• 5C - Reserved
• 5D - Initialize Init_Onboard_Super_IO switch; Initialize Init_Onboard_AUDIO switch
• 5E - Reserved
• 5F - Reserved
• 60 - Okay to enter Setup utility
• 61 - Reserved
• 62 - Reserved
• 63 - Reserved
• 64 - Reserved
• 65 - Initialize PS/2 mouse
• 66 - Reserved
• 67 - Prepare memory size information for function call: INT 15h ax=E820h
• 68 - Reserved
• 69 - Turn on L2 cache
• 6A - Reserved
• 6B - Program chipset registers according to items described in Setup & Auto-Configuration table
• 6C - Reserved
• 6D - Assign resources to all ISA PnP devices; Auto assign ports to onboard COM ports if the corresponding item in Setup is set to 'AUTO'
• 6E - Reserved
• 6F - Initialize floppy controller; Setup floppy related fields in 40:hardware
• 70 - Reserved
• 71 - Reserved
• 72 - Reserved
• 73 - Enter AWDFLASH.EXE if: AWDFLASH.EXE is found in floppy dive and ALT+F2 is pressed
• 74 - Reserved
• 75 - Detect and install all IDE devices: HDD, LS120, ZIP, CDROM...
• 76 - Reserved
• 77 - Detect serial ports and parallel ports
• 78 - Reserved
• 79 - Reserved
• 7A - Detect and install coprocessor
• 7B - Reserved
• 7C - Reserved
• 7D - Reserved
• 7E - Reserved
• 7F - Switch back to text mode if full screen logo is supported: if errors occur, report errors & wait for keys, if no errors occur or F1 key is pressed continue - Clear EPA or customization logo
• 80 - Reserved
• 81 - Reserved
• 82 - Call chipset power management hook: Recover the text fond used by EPA logo (not for full screen logo), If password is set, ask for password
• 83 - Save all data in stack back to CMOS
• 84 - Initialize ISA PnP boot devices
• 85 - Final USB initialization; NET PC: Build SYSID structure; Switch screen back to text mode; Set up ACPI table at top of memory; Invoke ISA adapter ROM's; Assign IRQ's to PCI devices; Initialize APM; Clear noise of IRQ's
• 86 - Reserved
• 87 - Reserved
• 88 - Reserved
• 89 - Reserved
• 90 - Reserved
• 91 - Reserved
• 92 - Reserved
• 93 - Read HDD boot sector information for Trend Anti-Virus code
• 94 - Enable L2 cache; Program boot up speed; Chipset final initialization; Power management final initialization; Clear screen and display summary table; Program K^ write allocation; Program P6 class write combining
• 95 - Program daylight saving; Update keyboard LED and typematic rate
• 96 - Build MP table; Build and update ESCD; Set CMOS century to 20h or 19h; Load CMOS time into DOS timer tick; Build MSIRQ routing table
• C0 - Early chipset initialization:   Disable shadow RAM, L2 cache (socket 7 and below), program basic chipset registers
• C1 - Detect memory:  Auto detection of DRAM size, type and ECC, auto detection of L2 cache (socket 7 and below)
• C3 - Expand compressed BIOS code to DRAM
• C5 - Call chipset hook to copy BIOS back to E000 & F000 shadow RAM
• CF - Test CMOS read/write functionality
• FF - Boot attempt (INT 19h)

AMI BIOS core date 7/15/95 BIOS POST Codes

• 00 - Code copying to specific areas is done. Passing control to INT 19h boot loader next.
• 03 - The NMI is disabled. Next, checking for a soft reset or a power on condition.
• 05 - The BIOS stack has been built. Next, disabling cache memory.
• 06 - Uncompressing the POST code next.
• 07 - Next, initializing the CPU and the CPU data area.
• 08 - The CMOS checksum calculation is done next.
• 0A - The CMOS checksum calculation is done. Initializing the CMOS status register for date and time next.
• 0B - The CMOS status register is initialized. Next, performing any required initialization before the keyboard BAT command is issued.
• 0C - The keyboard controller input buffer is free. Next, issuing the BAT command to the keyboard controller.
• 0E - The keyboard controller BAT command result has been verified. Next, performing any necessary initialization after the keyboard controller BAT command test.
• 0F - The initialization after the keyboard controller BAT command test is done. The keyboard command byte is written next.
• 10 - The keyboard controller command byte is written. Next, issuing the Pin 23 and 24 blocking and unblocking command.
• 11 - Next, checking if <End> or <Ins> keys were pressed during power on. Initializing CMOS RAM if the Initialize CMOS RAM in every boot AMIBIOS POST option was set in AMIBCP or the <End> key was pressed.
• 12 - Next, disabling DMA controllers 1 and 2 and interrupt controllers 1 and 2.
• 13 - The video display has been disabled. Port B has been initialized. Next, initializing the chipset.
• 14 - The 8254 timer test will begin next.
• 19 - The 8254 timer test is over. Starting the memory refresh test next.
• 1A - The memory refresh line is toggling. Checking the 15 second on/off time next.
• 23 - Reading the 8042 input port and disabling the MEGAKEY Green PC feature next. Making the BIOS code segment writable and performing any necessary configuration before initializing the interrupt vectors.
• 24 - The configuration required before interrupt vector initialization has completed. Interrupt vector initialization is about to begin.
• 25 - Interrupt vector initialization is done. Clearing the password if the POST DIAG switch is on.
• 27 - Any initialization before setting video mode will be done next.
• 28 - Initialization before setting the video mode is complete. Configuring the monochrome mode and color mode settings next.
• 2A - Initializing the different bus system, static, and output devices, if present.
• 2B - Passing control to the video ROM to perform any required configuration before the video ROM test.
• 2C - All necessary processing before passing control to the video ROM is done. Looking for the video ROM next and passing control to it.
• 2D - The video ROM has returned control to BIOS POST. Performing any required processing after the video ROM had control.
• 2E - Completed post-video ROM test processing. If the EGA/VGA controller is not found, performing the display memory read/write test next.
• 2F - The EGA/VGA controller was not found. The display memory read/write test is about to begin.
• 30 - The display memory read/write test passed. Look for retrace checking next.
• 31 - The display memory read/write test or retrace checking failed. Performing the alternate display memory read/write test next.
• 32 - The alternate display memory read/write test passed. Looking for alternate display retrace checking next.
• 34 - Video display checking is over. Setting the display mode next.
• 37 - The display mode is set. Displaying the power on message next.
• 38 - Initializing the bus input, IPL, general devices next, if present.
• 39 - Displaying bus initialization error messages.
• 3A - The new cursor position has been read and saved. Displaying the Hit <DEL> message next.
• 3B - The Hit <DEL> message is displayed. The protected mode memory test is about to start.
• 40 - Preparing the descriptor tables next.
• 42 - The descriptor tables are prepared. Entering protected mode for the memory test next.
• 43 - Entered protected mode. Enabling interrupts for diagnostics mode next.
• 44 - Interrupts enabled if the diagnostics switch is on. Initializing data to check memory wraparound at 0:0 next.
• 45 - Data initialized. Checking for memory wraparound at 0:0 and finding the total system memory size next.
• 46 - The memory wraparound test is done. Memory size calculation has been done. Writing patterns to test memory next.
• 47 - The memory pattern has been written to extended memory. Writing patterns to the base 640 KB memory next.
• 48 - Patterns written in base memory. Determining the amount of memory below 1 MB next.
• 49 - The amount of memory below 1 MB has been found and verified. Determining the amount of memory above 1 MB memory next.
• 4B - The amount of memory above 1 MB has been found and verified. Checking for a soft reset and clearing the memory below 1 MB for the soft reset next. If this is a power on situation, going to checkpoint 4Eh next.
• 4C - The memory below 1 MB has been cleared via a soft reset. Clearing the memory above 1 MB next.
• 4D - The memory above 1 MB has been cleared via a soft reset. Saving the memory size next. Going to checkpoint 52h next.
• 4E - The memory test started, but not as the result of a soft reset. Displaying the first 64 KB memory size next.
• 4F - The memory size display has started. The display is updated during the memory test. Performing the sequential and random memory test next.
• 50 - The memory below 1 MB has been tested and initialized. Adjusting the displayed memory size for relocation and shadowing next.
• 51 - The memory size display was adjusted for relocation and shadowing. Testing the memory above 1 MB next.
• 52 - The memory above 1 MB has been tested and initialized. Saving the memory size information next.
• 53 - The memory size information and the CPU registers are saved. Entering real mode next.
• 54 - Shutdown was successful. The CPU is in real mode. Disabling the Gate A20 line, parity, and the NMI next.
• 57 - The A20 address line, parity, and the NMI are disabled. Adjusting the memory size depending on relocation and shadowing next.
• 58 - The memory size was adjusted for relocation and shadowing. Clearing the Hit <DEL> message next.
• 59 - The Hit <DEL> message is cleared. The <WAIT...> message is displayed. Starting the DMA and interrupt controller test next.
• 60 - The DMA page register test passed. Performing the DMA Controller 1 base register test next.
• 62 - The DMA controller 1 base register test passed. Performing the DMA controller 2 base register test next.
• 65 - The DMA controller 2 base register test passed. Programming DMA controllers 1 and 2 next.
• 66 - Completed programming DMA controllers 1 and 2. Initializing the 8259 interrupt controller next.
• 67 - Completed 8259 interrupt controller initialization.
• 7F - Extended NMI source enabling is in progress.
• 80 - The keyboard test has started. Clearing the output buffer and checking for stuck keys. Issuing the keyboard reset command next.
• 81 - A keyboard reset error or stuck key was found. Issuing the keyboard controller interface test command next.
• 82 - The keyboard controller interface test completed. Writing the command byte and initializing the circular buffer next.
• 83 - The command byte was written and global data initialization has completed. Checking for a locked key next.
• 84 - Locked key checking is over. Checking for a memory size mismatch with CMOS RAM data next.
• 85 - The memory size check is done. Displaying a soft error and checking for a password or bypassing WINBIOS Setup next.
• 86 - The password was checked. Performing any required programming before WINBIOS Setup next.
• 87 - The programming before WINBIOS Setup has completed. Uncompressing the WINBIOS Setup code and executing the AMIBIOS Setup or WINBIOS Setup utility next.
• 88 - Returned from WINBIOS Setup and cleared the screen. Performing any necessary programming after WINBIOS Setup next.
• 89 - The programming after WINBIOS Setup has completed. Displaying the power on screen message next.
• 8B - The first screen message has been displayed. The <WAIT...> message is displayed. Performing the PS/2 mouse check and extended BIOS data area allocation check next.
• 8C - Programming the WINBIOS Setup options next.
• 8D - The WINBIOS Setup options are programmed. Resetting the hard disk controller next.
• 8F - The hard disk controller has been reset. Configuring the floppy drive controller next.
• 91 - The floppy drive controller has been configured. Configuring the hard disk drive controller next.
• 95 - Initializing bus adaptor ROMs from C8000h through D8000h.
• 96 - Initializing before passing control to the adaptor ROM at C800.
• 97 - Initialization before the C800 adaptor ROM gains control has completed. The adaptor ROM check is next.
• 98 - The adaptor ROM had control and has now returned control to BIOS POST. Performing any required processing after the option ROM returned control.
• 99 - Any initialization required after the option ROM test has completed. Configuring the timer data area and printer base address next.
• 9A - Set the timer and printer base addresses. Setting the RS-232 base address next.
• 9B - Returned after setting the RS-232 base address. Performing any required initialization before the Coprocessor test next.
• 9C - Required initialization before the Coprocessor test is over. Initializing the Coprocessor next.
• 9D - Coprocessor initialized. Performing any required initialization after the Coprocessor test next.
• 9E - Initialization after the Coprocessor test is complete. Checking the extended keyboard, keyboard ID, and Num Lock key next. Issuing the keyboard ID command next.
• A2 - Displaying any soft errors next.
• A3 - The soft error display has completed. Setting the keyboard typematic rate next.
• A4 - The keyboard typematic rate is set. Programming the memory wait states next.
• A5 - Memory wait state programming is over. Clearing the screen and enabling parity and the NMI next.
• A7 - NMI and parity enabled. Performing any initialization required before passing control to the adaptor ROM at E000 next.
• A8 - Initialization before passing control to the adaptor ROM at E000h completed. Passing control to the adaptor ROM at E000h next.
• A9 - Returned from adaptor ROM at E000h control. Performing any initialization required after the E000 option ROM had control next.
• AA - Initialization after E000 option ROM control has completed. Displaying the system configuration next.
• AB - Uncompressing the DMI data and executing DMI POST initialization next.
• B0 - The system configuration is displayed.
• B1 - Copying any code to specific areas.
• D0 - The NMI is disabled. Power on delay is starting. Next, the initialization code checksum will be verified.
• D1 - Initializing the DMA controller, performing the keyboard controller BAT test, starting memory refresh, and entering 4 GB flat mode next.
• D3 - Starting memory sizing next.
• D4 - Returning to real mode. Executing any OEM patches and setting the stack next.
• D5 - Passing control to the uncompressed code in shadow RAM at E000:0000h. The initialization code is copied to segment 0 and control will be transferred to segment 0.
• D6 - Control is in segment 0. Next, checking if <Ctrl> <Home> was pressed and verifying the system BIOS checksum. If either <Ctrl> <Home> was pressed or the system BIOS checksum is bad, next will go to checkpoint code E0h. Otherwise, going to checkpoint code D7h.
• E0 - The onboard floppy controller if available is initialized. Next, beginning the base 512 KB memory test.
• E1 - Initializing the interrupt vector table next.
• E2 - Initializing the DMA and Interrupt controllers next.
• E6 - Enabling the floppy drive controller and Timer IRQs. Enabling internal cache memory.
• ED - Initializing the floppy drive.
• EE - Looking for a floppy diskette in drive A:. Reading the first sector of the diskette.
• EF - A read error occurred while reading the floppy drive in drive A:.
• F0 - Next, searching for the AMIBOOT.ROM file in the root directory.
• F1 - The AMIBOOT.ROM file is not in the root directory.
• F2 - Next, reading and analyzing the floppy diskette FAT to find the clusters occupied by the AMIBOOT.ROM file.
• F3 - Next, reading the AMIBOOT.ROM file, cluster by cluster.
• F4 - The AMIBOOT.ROM file is not the correct size.
• F5 - Next, disabling internal cache memory.
• FB - Next, detecting the type of flash ROM.
• FC - Next, erasing the flash ROM.
• FD - Next, programming the flash ROM.
• FF - Flash ROM programming was successful. Next, restarting the system BIOS.

Phoenix BIOS 4.0 Release 6.0 Post Codes

• Note - If the BIOS detects error 2C, 2E, or 30 (base 512K RAM error), it displays an additional word-bitmap (xxxx) indicating the address line or bits that failed. For example, '2C 0002' means address line 1 (bit one set) has failed. '2E 1020' means data bits 12 and 5 (bits 12 and 5 set) have failed in the lower 16 bits. Note that error 30 cannot occur on 386SX systems because they have a 16 rather than 32-bit bus. The BIOS also sends the bitmap to the port-80 LED display. It first displays the checkpoint code, followed by a delay, the high-order byte, another delay, and then the low-order byte of the error. It repeats this sequence continuously.
• 02 - Verify Real Mode
• 03 - Disable Non-Maskable Interrupt (NMI)
• 04 - Get CPU type
• 06 - Initialize system hardware
• 07 - Disable shadow and execute code from the ROM.
• 08 - Initialize chipset with initial POST values
• 09 - Set IN POST flag
• 0A - Initialize CPU registers
• 0B - Enable CPU cache
• 0C - Initialize caches to initial POST values
• 0E - Initialize I/O component
• 0F - Initialize the local bus IDE
• 10 - Initialize Power Management
• 11 - Load alternate registers with initial POST values
• 12 - Restore CPU control word during warm boot
• 13 - Initialize PCI Bus Mastering devices
• 14 - Initialize keyboard controller
• 16 - BIOS ROM checksum
• 17 - Initialize cache before memory Auto size
• 18 - 8254 timer initialization
• 1A - 8237 DMA controller initialization
• 1C - Reset Programmable Interrupt Controller
• 20 - Test DRAM refresh
• 22 - Test 8742 Keyboard Controller
• 24 - Set ES segment register to 4 GB
• 28 - Auto size DRAM
• 29 - Initialize POST Memory Manager
• 2A - Clear 512 kB base RAM
• 2C - RAM failure on address line xxxx*
• 2E - RAM failure on data bits xxxx* of low byte of memory bus
• 2F - Enable cache before system BIOS shadow
• 32 - Test CPU bus-clock frequency
• 33 - Initialize Phoenix Dispatch Manager
• 36 - Warm start shut down
• 38 - Shadow system BIOS ROM
• 3A - Auto size cache
• 3C - Advanced configuration of chipset registers
• 3D - Load alternate registers with CMOS values
• 41 - Initialize extended memory for RomPilot
• 42 - Initialize interrupt vectors
• 45 - POST device initialization
• 46 - Check ROM copyright notice
• 47 - Initialize I20 support
• 48 - Check video configuration against CMOS
• 49 - Initialize PCI bus and devices
• 4A - Initialize all video adapters in system
• 4B - QuietBoot start (optional)
• 4C - Shadow video BIOS ROM
• 4E - Display BIOS copyright notice
• 4F - Initialize MultiBoot
• 50 - Display CPU type and speed
• 51 - Initialize EISA board
• 52 - Test keyboard
• 54 - Set key click if enabled
• 55 - Enable USB devices
• 58 - Test for unexpected interrupts
• 59 - Initialize POST display service
• 5A - Display prompt 'Press F2 to enter SETUP'
• 5B - Disable CPU cache
• 5C - Test RAM between 512 and 640 kB
• 60 - Test extended memory
• 62 - Test extended memory address lines
• 64 - Jump to UserPatch1
• 66 - Configure advanced cache registers
• 67 - Initialize Multi Processor APIC
• 68 - Enable external and CPU caches
• 69 - Setup System Management Mode (SMM) area
• 6A - Display external L2 cache size
• 6B - Load custom defaults (optional)
• 6C - Display shadow-area message
• 6E - Display possible high address for UMB recovery
• 70 - Display error messages
• 72 - Check for configuration errors
• 76 - Check for keyboard errors
• 7C - Set up hardware interrupt vectors
• 7D - Initialize Intelligent System Monitoring
• 7E - Initialize coprocessor if present
• 80 - Disable onboard Super I/O ports and IRQs
• 81 - Late POST device initialization
• 82 - Detect and install external RS232 ports
• 83 - Configure non-MCD IDE controllers
• 84 - Detect and install external parallel ports
• 85 - Initialize PC-compatible PnP ISA devices
• 86 - Re-initialize onboard I/O ports.
• 87 - Configure Motherboard Configurable Devices (optional)
• 88 - Initialize BIOS Data Area
• 89 - Enable Non-Maskable Interrupts (NMIs)
• 8A - Initialize Extended BIOS Data Area
• 8B - Test and initialize PS/2 mouse
• 8C - Initialize floppy controller
• 8F - Determine number of ATA drives (optional)
• 90 - Initialize hard-disk controllers
• 91 - Initialize local-bus hard-disk controllers
• 92 - Jump to UserPatch2
• 93 - Build MPTABLE for multi-processor boards
• 95 - Install CD ROM for boot
• 96 - Clear huge ES segment register
• 97 - Fix up Multi Processor table
• 98 - Search for option ROMs. One long, two short beeps on checksum failure
• 99 - Check for SMART Drive (optional)
• 9A - Shadow option ROMs
• 9C - Set up Power Management
• 9D - Initialize security engine (optional)
• 9E - Enable hardware interrupts
• 9F - Determine number of ATA and SCSI drives
• A0 - Set time of day
• A2 - Check key lock
• A4 - Initialize typematic rate
• A8 - Erase F2 prompt
• AA - Scan for F2 key stroke
• AC - Enter SETUP
• AE - Clear Boot flag
• B0 - Check for errors
• B1 - Inform RomPilot about the end of POST.
• B2 - POST done - prepare to boot operating system
• B4 - 1 One short beep before boot
• B5 - Terminate QuietBoot (optional)
• B6 - Check password (optional)
• B7 - Initialize ACPI BIOS
• B9 - Prepare Boot
• BA - Initialize SMBIOS
• BB - Initialize PnP Option ROMs
• BC - Clear parity checkers
• BD - Display MultiBoot menu
• BE - Clear screen (optional)
• BF - Check virus and backup reminders
• C0 - Try to boot with INT 19
• C1 - Initialize POST Error Manager (PEM)
• C2 - Initialize error logging
• C3 - Initialize error display function
• C4 - Initialize system error handler
• C5 - PnPnd dual CMOS (optional)
• C6 - Initialize note dock (optional)
• C7 - Initialize note dock late
• C8 - Force check (optional)
• C9 - Extended checksum (optional)
• CA - Redirect Int 15h to enable remote keyboard
• CB - Redirect Int 13h to Memory Technologies Devices such as ROM, RAM, PCMCIA, and serial disk
• CC - Redirect Int 10h to enable remote serial video
• CD - Re-map I/O and memory for PCMCIA
• CE - Initialize digitizer and display message
• D2 - Unknown interrupt
• E0 - Initialize the chipset
• E1 - Initialize the bridge
• E2 - Initialize the CPU
• E3 - Initialize system timer
• E4 - Initialize system I/O
• E5 - Check force recovery boot
• E6 - Checksum BIOS ROM
• E7 - Go to BIOS
• E8 - Set Huge Segment
• E9 - Initialize Multi Processor
• EA - Initialize OEM special code
• EB - Initialize PIC and DMA
• EC - Initialize Memory type
• ED - Initialize Memory size
• EE - Shadow Boot Block
• EF - System memory test
• F0 - Initialize interrupt vectors
• F1 - Initialize Run Time Clock
• F2 - Initialize video
• F3 - Initialize System Management Manager
• F4 - Output one beep
• F5 - Clear Huge Segment
• F6 - Boot to Mini DOS
• F7 - Boot to Full DOS

http://www.postcodemaster.com/